在基礎(chǔ)電路設(shè)計中， D-觸發(fā)器被廣泛的用于短暫（一個或者幾個時鐘周期內(nèi)）儲存/傳輸信號，也可以長期儲存信號（但是能耗以及電路面積占用較高）。D-觸發(fā)器的示意圖如下：

圖片來源于網(wǎng)絡(luò) 侵刪

常見的D-觸發(fā)器

常見的正向D-觸發(fā)器工作原理較簡單：當(dāng)時鐘信號從0變?yōu)?的時候，輸出信號Q變?yōu)檩斎胄盘朌的值。 重置信號R在正常工作時需要為1，如果重置信號R為0則輸出信號Q為0。

典型的應(yīng)用例如串行移位寄存器以及各種需要時鐘周期的控制電路中。 下圖即為一個典型的D觸發(fā)器的應(yīng)用（掃描鏈）：

圖片來源于網(wǎng)絡(luò) 侵刪

常見的掃描鏈(Scan Chain)應(yīng)用

該電路的功能在于：假設(shè)我們有一個需要測試的芯片，里面有許多（例如，32個）可控輸入信號（比如單片機(jī)的各種調(diào)試接口）。那么在我們設(shè)計這些芯片上的輸入端時，將所有信號接到片外是一個非常不經(jīng)濟(jì)的行為。 這主要是因?yàn)樾酒系倪B接制作成本很低（幾乎可以忽略不計），但是芯片內(nèi)外的連接非常昂貴，需要各式各樣的放大器以及保護(hù)電路，另外這些片外連接需要的芯片面積也不容小視。 因此，掃描鏈可以讓我們輕松的實(shí)現(xiàn)只用3個片外信號（重置，輸入以及時鐘總線）來做到（理論上）任意多的芯片內(nèi)可控輸入。當(dāng)然，輸入這些信號和這些信號的數(shù)量成正比（也即每一個時鐘周期只能輸入一個信號）。

舉個例子，如果我們的需要的內(nèi)部信號為（32比特）： 0011 1100 0011 1100 0011 1100 0011 1100 （最左側(cè)為輸出信號31， 最右側(cè)為輸出信號0），那么輸入的方式即為：將輸入設(shè)為0， 并且使時鐘上下跳動2次； 然后輸入設(shè)定為1，使時鐘上下跳動4次 ... 以此類推。

圖片來源于網(wǎng)絡(luò) 侵刪

那么在以上的應(yīng)用中，有細(xì)心的讀者可能會疑惑：為什么在一個時鐘上升沿（也即在時鐘由0變?yōu)?的同時）， 原來的輸入只會到并行輸出0，并行輸出0只會到并行輸出1， 而不會繼續(xù)向下傳遞呢？

這就要從D-觸發(fā)器的原理說起了。簡單地說， D-觸發(fā)器“由時鐘沿觸發(fā)”的原理可以看成以下兩個電路的結(jié)合：

圖片來源于網(wǎng)絡(luò) 侵刪

D-觸發(fā)器分解原理

前一部分電路可以理解成：當(dāng)門信號為0時，允許輸入信號D通過。后一部分電路和前一部分類似- 當(dāng)門信號為1時，允許輸入信號D通過。這樣，如果我們將門信號連接到一起（也即時鐘信號），該電路就變?yōu)榱薉-觸發(fā)器。

那么， 這兩組電路可以看成是以下示意圖：

圖片來源于網(wǎng)絡(luò) 侵刪

D-觸發(fā)器示意圖

我們把D-觸發(fā)器想象成是兩扇門，信號是一個可以在打開的門之間走動的小人，那么在時鐘信號為低的時候，信號D1的小人可以通過第一扇門，但是無法通過第二扇門。同理，當(dāng)時鐘信號為高的時候， 信號D1可以通過第二扇門，但是注意， 此時新來的信號（信號D2）無法通過第一扇門了。因此，在每次時鐘上升的時候， 只有前一次的信號可以通過D-觸發(fā)器，而后一次來的信號是無法通過的。這種特性也使得D-觸發(fā)器非常適合作為可控信號傳遞模塊。